Операция четене при SRAM
Операцията четене изпълнявана от един SRAM е обяснена с помощта на пример, при който от клетка x35,y40 се четат данни.
Стъпките, които трябва да се направят, за да се достигне това, са:
Шина за думи x35 се активира от подаване на двоичния код на десетичното число 35 на адресните входове A5 до A0:
A5A4A3A2A1A0 = 100011;
Сигналът за избор на битова линия y40 се активира от подаване на двоичния код на десетичното число 40 на адресните входове A11 до A6:
A11A10A9A8A7A6 = 101000;
При производството на маск-програмируеми ROM в практиката са се наложили два вида:
- програмируеми с фотошаблон, определящ активната област;
- програмируеми с фотошаблон, с който се реализират контактните отвори.
При първия случай съдържанието на запомнящата клетка (логическа 0 или 1) се определя от това дали в съответната транзисторна структура има тънък подгейтов окис (активен транзистор) или в областта между сорса и дрейна е оформен дебел окис (пасивен транзистор).
Транзисторите с тънък подгейтов оксид имат ниско прагово напрежение и се активизират при подаване на адресния сигнал.
При транзисторите с дебел оксид праговото напрежение е по-високо от това на адресния сигнал и те остават отпушени – на входа на усилвателя за четене се появява логическа 1.
Репрограмируеми памети
Паметите от този клас притежават някои положителни качества и на оперативните и на постоянните памети.
Сходството с постоянните е в тяхната енергонезависимост, а с оперативните е,че в тях може да се записва многократно.
За разлика от оперативните, при репрограмируемите памети времето за изтриване на старата информация и записване на нова е многократно по-голямо (милисекунди до минути).
Използването на маск-програмируеми памети е икономически изгодно при големи серии, докато при къси серии по-ефективно е използването на репрограмируеми памети.
Основната запомняща структура в репрограмируемите памети е MOS транзистор с плаващ гейт.
Според начина на изтриване на информацията и структурата на запомнящия транзистор тези памети се класифицират в три основни групи:
- електрически програмируеми постоянни памети (EPROM);
- електрически репрограмируеми постоянни памети (EEPROM);
- флаш памети (Flash memory).
Структурата на транзистора с плаващ гейт освен управляващ гейт има и втори изолиран гейт от полисилиций (floating gate), който е оформен над много тънък окисен слой над областта между сорса и дрейна.
Записът на информация се осъществява посредством инжекция на горещи електрони в плаващия гейт при лавинен пробив на дрейна.
Адресната шина е свързана към управляващия гейт.
При запис към дрейна и към адресния гейт се прилагат високи по амплитуда напрежения (UDS > 4V и UGS = 8V за памети 0.25μm).
Докато проектирането на една ИС се извършва отгоре – надолу, то нейното моделиране и верифициране се извършват отдолу – нагоре.
Пътят на проектиране отгоре-надолу позволява дава възможност да се вземат решения още на абстрактните нива на проектиране и да се дава полезна обратна информация за очакваните спецификации на схемата.
Пътят отдолу-нагоре позволява гъвкавост при изследването на критичните части на проектираната схема.
Този процес започва от топологията на един елемент, за да стигне до потвърждение на топологията на цялата ИС.
Системно ниво
Всяка система се определя от спецификациите, описващи нейното препоръчвано поведение.
Такава система може да бъде мултипроцесорна система и/или разнородна система, съдържаща различни типове процесорни елементи: микропроцесорни ядра, ядра на сигнални процесори, памети и др.
Преобразуването на една система в една или повече ИС е предмет на много ограничения и съображения за времеви отношения (timing), мощност и площ.
Решенията относно функциите, които ще се вградят в хардуер или в софтуер, се взимат на системно ниво (секциите за филтриране често се програмират).
Изследване на системно ниво трябва да определи броя на ИС, в които ще се реализира избрания хардуер.
В повечето случаи е желателно всеки чип да се раздели на основни подблокове.
Например за тази цел обработката на данни и обработка на управляващи сигнали често се разделят като два “подблока” (първият се използва при обработката и съхранението на данните, а втория – управлява движението на информацията в първия подблок и тази към/от външния свят).
Всеки блок в “подблока” за обработка на данни може да притежава собствен микроконтролер, който обикновено съдържа декодер, който разпознава различните управляващи сигнали и ги преобразува в система от инструкции.
На фигурата е показано описание на сигнален процесор на системно ниво на абстракция.
Двойната магистрална структура за данни позволява паралелна обработка на информацията.
Това е типична структура, когато се изисква висока пропускателна способност за данни.
Данните могат да се зареждат в АЛУ-то едновременно от RAM и ROM.
Обработка на данни и управление са напълно разделени.
Последното включва програмната памет, програмния брояч, магистралата за управляващи сигнали и индивидуални микроконтролерни блокове, включени във всеки елемент от “подблока” за обработка на данни.
Функционално ниво
Описание на това ниво на абстракция включва поведението на различните процесорни елементи и ядра на системата.
Тези елементи може да включват микропроцесорно ядро, ядро на сигнален процесор, RAM, ROM, входно/изходни елементи и др.
RAM, ROM и входно/изходните елементи обикновено нямат много сложно поведение, което прави удобно тяхното описание на това ниво.
Това удобство води до това, че често те се описват на по-ниското (регистрово) ниво на абстракция.
Често ядрата на микропроцесора и на сигналния процесор също функционално се описват на регистровото ниво на абстракция.
Въпреки това има удобни средства за изследване и развитие, които позволяват описание на такива процесори и на функционално ниво на абстракция.
Другият избор, който трябва да направим на това ниво, е какъв тип умножител трябва да използваме за желаните умножения:
Серийно-паралелен:
Вход Ra е сериен по битове , а Rb е битово паралелен –
При изпълнение на умножението резултатът се показва на паралелния битов изход Rc на умножителя.
Първоначално тези битове са нулирани.
Ако ai = 1 тогава Rb битовете трябва да се преместят с един разред на ляво и да се добавят към съществуващото частично произведение на изхода Rc.
Когато ai = 0, Rb битовете трябва да се преместят с един разред на ляво и в най-младшия бит LSB да се добави 0.
Паралелен умножител:
Битовете на Rа и Rb пристигат и се обработват едновременно.
Тази паралелна операция на входните битове изисква матрична или паралелна хардуерна реализация на умножителя.
Матричният умножител прави неизбежен избора на структура за събиране на получените частични произведения, която може да бъде:
Дърво на Уолас, при което битовете с еднакво тегло се събират заедно в подобна на дърво структура.
Матрица със запазване на преноса – съдържа пълен суматор, който реализира всички индивидуални побитови произведения xi . Yi.
Ако изберем например матричен умножител с матрица за съхраняване на преноса, то това води до различно поведение спрямо случая на последователен умножител, и оттам до различно RTL описание.
Ниво логически елементи
Предишното RTL ниво обикновено се планира върху библиотека от клетки (логически елементи).
Това се прави от средствата за RTL анализ, които преобразуват VHDL код в нетлист.
Нетлистът съдържа списък от библиотечни елементи и как те са свързани помежду си.
Пример за такива библиотечни елементи са: AND, NAND, тригер, пълен суматор и др.
Да приемем, че избираме пълен суматор, чрез който ще изградим матричния умножител.
Пълният суматор извършва двоично сумиране на данните на три входа (x, y и z) и изработва на изхода си сума S и пренос C. Булевите функции описващи действието на пълния суматор са:
- C = x . y + x . z + y . z
- S = x . . + . . z + . y . + x . y . z
- (1) Получаване на S и C директно от x, y и z:
- (2) Получаване на S от C:
- (3) Получаване на S и C чрез изключено ИЛИ елементи (EXORs).
Изборът на която и да е от горните реализации зависи от изискванията за скорост, мощност и площ.
Реализация (2) ще има по-малко транзистори от (1), но ще бъде по-бавна, защото първо трябва да се определи преносът, а после да бъде изчислена сумата.
Ако площта е най-доминиращия критерий, ще изберем (2), за да реализираме пълния суматор.
Сходни статии:
- Информационни системи за управление СИСТЕМА ЗА ОБРАБОТКА НА ТРАНЗАКЦИИ Предназначение – за обработка на първични данни на изпълнителско ниво. Използват се за решаване на добре структурирани (формализирани) задачи, за които са известни изходните данни...
- Развитие и приложение на мрежите в индустриалните предприятия автори: Димитър Дамянов, Стефанка Петрова Въведение в развитието на индустриалните мрежи В началото на 20-ти век системите за управление на процесите и производствените системи са се изграждали главно на основата...
- Информационни системи Понятието система представлява съвкупност от елементи, работещи заедно в определена среда за постигане на дадена цел . Информационната система е система, чрез която данните и информацията се обработват и предават...
- Автоматизирани системи за управление на технологични процеси автор: Гергана Андонова Иванова специалност: Компютърни интегрирани системи за управление Система – множество от елементи, намиращи се в определени отношения и връзки помежду си и образуващи едно цяло. Днес понятието...
- Информационните системи в производството 1.Интеграция – различни системи обслужват различни функции. Трудно е свързването м/у различните организационни нива. За интеграцията в големите корпорации плановете са за интеграция повече от десетилетие 2.Разширява се обхвата на...